电子元器件失效分析
ESD/Latch-up 测试
静电放电抗扰与 CMOS 闩锁效应考核
1测试概述
ESD 测试按 HBM/MM/CDM 模型验证器件静电放电耐受能力；Latch-up 测试通过电源过驱/信号注入触发寄生晶闸管，考核 CMOS 结构是否发生闩锁大电流自锁，是器件可靠性的关键项目。
2测试目的
- 验证器件 ESD 防护等级
- 考核 CMOS 寄生结构抗闩锁能力
- 评估过应力/误用风险
3适用标准
ANSI/ESDA/JEDEC JS-001
HBM 静电放电测试
JESD78
IC Latch-Up Test
IEC 61000-4-2
静电放电抗扰度
注：以上为行业常用参考标准，具体执行标准以受托实验室现行有效版本及 CNAS/CMA 认可范围为准。
4测试方法与流程
4.1 样品准备
- 新品/失效器件各若干
- 数据手册规定引脚组合
- 了解工艺与结构
4.2 测试条件与参数
| 参数项 | 要求/范围 | 说明 |
|---|
| ESD 模型 | HBM / MM / CDM | 按产品要求 |
| 放电电压 | 分级（如 250 V 起逐级加压） | 直到失效或上限 |
| Latch-up | 电源过驱/信号注入 | 按 JESD78 条件 |
| 判据 | 电参数是否超规格 | 触发后能否自恢复 |
4.3 测试步骤
- 分级对引脚施加 ESD 脉冲
- 每级后测电参数
- Latch-up 注入触发并监测电流
- 恢复后复测参数
- 判定失效阈值/等级
5主要设备与仪器
- ESD 模拟器（HBM/MM/CDM）
- 闩锁测试系统
- 半导体参数分析仪
- 高低温箱
6结果与判定
主要结果参数
- ESD 失效电压/等级
- Latch-up 触发条件与电流
- 参数漂移
判定依据
ESD 在规定电压下参数不漂移判通过；Latch-up 在规定触发条件下不自锁、能自恢复判通过；失效后结合显微分析定位损伤点。
7注意事项
安全提示：高压放电注意人身安全，设备接地良好，测试时勿触摸引脚。
- HBM/CDM 应力方向不同
- Latch-up 大电流可能永久损伤
- 分级加压便于找阈值
- 对照良品避免误判